来源：华泰睿思

核心观点

台积电将在近期安装首款High-NA设备，全球先进制程迈入新阶段

根据Digitimes报道，台积电将于本月晚些时候开始安装其首款High-NA EUV光刻机，这款来自ASML的Twinscan EXE:5000光刻系统将被台积电专门用于研发目的，安装在中国台湾新竹的全球研发中心。此前，英特尔已购买并安装了2台High-NA EUV光刻机。由于高昂的设备价格（售价约4亿美元）和技术成熟度，台积电或最早在2028年量产的A14节点才会采用这款设备。我们认为此次事件标志着全球先进制程迈入发展新阶段。

全球将于2028/2036年进入1nm/0.2nm时代，台积电先进制程稳步推进

根据IMEC，全球半导体行业将于2024年进入2nm时代，2028年量产1nm，2030年引入CFET的晶体管结构量产0.7nm，2036年量产2DFET晶体管结构的0.2nm。台积电目前已开始在新竹科学园区的宝山晶圆厂风险试产2nm制程，计划于2025年上半年正式量产，N2为台积电第一个使用GAA纳米片晶体管的节点。台积电计划于2026年采用Low-NA EUV光刻机相继量产N2P和A16，与N2P相比，A16的功耗降低了20%（在相同的速度和晶体管下），性能提高了10%（在相同的功率和晶体管下），晶体管密度提高了10%。

High-NA EUV光刻机有效应用于2nm以下制程，ASML预计需求旺盛

2Q24 ASML向英特尔交付了第二台High-NA EUV 光刻系统——TWINSCAN EXE:5000，相比较传统的EUV，High-NA EUV系统数值孔径提升至0.55，分辨率提升至8nm，WPH达185，有效应用于2nm以下制程节点。与使用 TWINSCAN NXE 系统相比，它将使芯片制造商能够通过一次曝光打印体积缩小 1.7 倍，从而使晶体管密度提高 2.9 倍。在2023年报中，ASML预计2025-2026年其Low-NA EUV光刻机产能将达到90台/年，2027-2028年High-NA EUV光刻机产能将达到20台/年，先进逻辑及DRAM需求旺盛。

ASML持续推进光刻机迭代，配套设备支撑先进工艺演进

根据ASML在 imec 的 ITF World 2024大会上的展示，ASML预计2028年前后会推出第三代的High NA EUV光刻机（EXE：5400），2030年前后将会推出更高速的第四代High NA EUV光刻机（EXE：5600）。根据ASML 2023 年年度报告，NA 值高于0.7 的Hyper-NA EUV是下一个发展芯片生产技术的机会下，它将比双重图形化技术更具性价比，在先进逻辑和DRAM中将有广泛应用，或于2030年推出。在晶体管技术以及先进的制造工具支撑下，IMEC预计全球半导体行业2030年将进入7埃米时代，2032年将有望进化到5埃米，2036年将有望实现2埃米。

风险提示：技术研发不达预期的风险，半导体周期下行的风险。

相关研报

研报：《全球先进制程发展迈入新阶段》2024年9月24日